Над 4 милиона заглавия на английски и други езици! Открийте новата си история още днес! Безплатна доставка за поръчки над 69.99€

Проверка на състоянието на поръчката

Станете част от общност от любители на книгите от цял свят и получавате много предимства. Създай на безплатен акаунт

Безплатна доставка със Еконт над 69.99 €

Куриер Speedy 3.49 € Пункт на Speedy 3.49 € ЕКОНТ 3.99 € Еконтомат/Офис на Еконт 3.99 € Ekont Box 3.99 € Sameday 3.99 € Sameday box 3.99 € Box Now 3.99 €

Контакт

Как се пазарува?

Помощ

Моят акаунт

▸ Празна :-(

Bit-Serial Implementation of the AES Encryption Algorithm

Name: Bit-Serial Implementation of the AES Encryption Algorithm
Brand: VDM Verlag
SKU: 06839462
Price: 52.61 EUR
Availability: InStock
Author: Raphael Weber
ISBN: 9783639327137

Raphael Weber

Език

Английски език

Книга С меки корици

Код Либристо: 06839462

Издателство VDM Verlag, януари 2011

In this work we describe how to implement the Advanced Encryption Standard (AES) for a bit-serial fu... Цялото описание

Код Либристо: 06839462

127 b

52.61 €

102.89 лв

Налично при издателя, по поръчка Изпращаме след 17-27 дни

30 дни за връщане на стоката

Клиентите са закупили също

Le Marechal Mortier, Duc de Trevise. Tome 1 FRIGNET-DESPREAUX-E

С меки корици

32.26 € 63.09 лв

Echoventrikulographie Helmut Krüger

С меки корици

55.98 € 109.48 лв

Cr dit Bancaire Aux Pme Larissa Bella

С меки корици

36.97 € 72.31 лв

Coordinacion en Futbolistas de 12 a 14 anos Carlos Alberto Marquina Garrido

С меки корици

36.97 € 72.31 лв

TOTALLY SPIES - POCHE T1 Grisseaux/delahayre/harchy Книга

Книга

7.71 € 15.08 лв

Esperando Al Diluvio

С меки корици

20.92 € 40.91 лв

Stratégies de gestion aujourd'hui Jeniree Saavedra

С меки корици

37.80 € 73.93 лв

Comment apprendre le marketing numérique à partir de zéro et seul Max Editorial

Adobe ePub DRM

3.52 € 6.88 лв

Interferenzschichten-Mikroskopie Werner Pepperhoff

С меки корици

59.86 € 117.07 лв

In this work we describe how to implement the Advanced Encryption Standard (AES) for a bit-serial fully pipelined architecture. This is possible through a requirements analysis and extension of the architecture. For the AES design, we rely on a high level synthesis tool to automatically generate the AES algorithm's elements. In addition to the implementation of the AES cipher, we describe a low- level space optimization approach to reduce the hardware utilization of our AES design. This involves a register transfer level analysis of the architecture's operators. The resulting correctly operating AES implementation was shrunk by about 25% through our optimization.