Над 4 милиона заглавия на английски и други езици! Открийте новата си история още днес! Безплатна доставка за поръчки над 69.99€

Проверка на състоянието на поръчката

Станете част от общност от любители на книгите от цял свят и получавате много предимства. Създай на безплатен акаунт

Безплатна доставка със Еконт над 69.99 €

Куриер Speedy 3.49 € Пункт на Speedy 3.49 € ЕКОНТ 3.99 € Еконтомат/Офис на Еконт 3.99 € Ekont Box 3.99 € Sameday 3.99 € Sameday box 3.99 € Box Now 3.99 €

Контакт

Как се пазарува?

Помощ

Моят акаунт

▸ Празна :-(

Efficient Test Data Compression and Fault Analysis in VLSI Circuits

Name: Efficient Test Data Compression and Fault Analysis in VLSI Circuits
Brand: Scholars' Press
SKU: 22601189
Price: 43.27 EUR
Availability: InStock
Author: Sivaganesan Subramaniam
ISBN: 9786138834304

Sivaganesan Subramaniam

Език

Английски език

Книга С меки корици

Код Либристо: 22601189

Издателство Scholars' Press, май 2019

In higher order SOC (System On Chip) circuit, designs have led to drastic increase in test data volu... Цялото описание

Код Либристо: 22601189

105 b

43.27 €

84.63 лв

Външен склад Изпращаме след 5-8 дни

До 30 дни за връщане на стоки

Клиентите са закупили също

The Fodmap Navigator - Chinese Edition: Low-Fodmap Diet Charts with Ratings of More Than 500 Foods, Food Additives and Prebiotics. Martin Storr

С меки корици

6.70 € 13.11 лв

Fundamentos de Derecho español privado - Las relaciones entre Particulares: Derecho civil, mercantil Balouziyeh

С меки корици

60.30 € 117.93 лв

Techno Club. Vol.72, 2 Audio-CD

Аудио компактдиск

26.41 € 51.64 лв

Uppfinningarnas tidsalder Historia

MP3

5.82 € 11.39 лв

Contrat de performance énergétique pour les PME en Suisse Danny Antwi

С меки корици

46.99 € 91.90 лв

Fognana kuma Sidibé

С меки корици

21.87 € 42.77 лв

Das inoffizielle Ghibli-Zeichenbuch - Zauberhafte Motive für Fans des legendären Anime-Studios Maxim Simonenko

С меки корици

13.51 € 26.42 лв

Berliner Modell - Darstellung und Modellierungspotentiale André Matthias Müller

С меки корици

17.07 € 33.38 лв

Šípková Růženka Magda Garguláková

Дипляна

7.63 € 14.92 лв

Process dobychi zolota i ego znachenie dlq äkonomiki Mohamed Gauwe Bawogi

С меки корици

18.82 € 36.81 лв

Jenaer Systementwurfe III Rolf-Peter Horstmann

С меки корици

23.77 € 46.50 лв

Marque-pages Disney Love stories Канцеларски материали

Канцеларски материали

11.03 € 21.58 лв

Sir Loin vom Rind VANESSA VALE

С меки корици

12.07 € 23.60 лв

Français-Géorgien V?tements Dictionnaire bilingue illustré pour enfants Richard Carlson Jr

С меки корици

11.14 € 21.78 лв

Conflits et Paix Hippolyte Eric Djounguep

С меки корици

52.61 € 102.89 лв

Debutants Raymond Carver

С меки корици

14.33 € 28.04 лв

Secret Germany Michael Baigent

С меки корици

11.70 € 22.89 лв

American illustrators for kids

С меки корици

23.67 € 46.30 лв

In higher order SOC (System On Chip) circuit, designs have led to drastic increase in test data volume. Larger test data size demands not only higher memory requirements, but also an increase in testing time. Test data compression addresses this problem by reducing the test data volume without affecting the overall system performance. In this, testable input data (test data) is generated by using Automatic test pattern generation (ATPG) then it is compressed and compressed data stored to memory. To test the particular circuit that time we will decompress the stored memory test data and then decompressed test data given to the Design Under Test (DUT). Finally DUT fault is tested and identified. It proposes a test compression technique using efficient dictionary selection and bitmask method to significantly reduce the testing time and memory requirements. This algorithm giving a best possible test compression of 92% when compared with other compression methods.