Над 10 милиона заглавия на английски и други езици! Открийте новата си история още днес! Безплатна доставка за поръчки над 69.99€

Проверка на състоянието на поръчката

Станете част от общност от любители на книгите от цял свят и получавате много предимства. Създай на безплатен акаунт

Безплатна доставка със Еконт над 69.99 €

Куриер Speedy 3.49 € Пункт на Speedy 3.49 € ЕКОНТ 3.99 € Еконтомат/Офис на Еконт 3.99 € Ekont Box 3.99 € Sameday 3.99 € Sameday box 3.99 € Box Now 3.99 €

Контакт

Как се пазарува?

Помощ

Моят акаунт

▸ Празна :-(

Verification Techniques for System-Level Design

Name: Verification Techniques for System-Level Design
Brand: Elsevier Science & Technology
SKU: 04493811
Price: 83.92 EUR
Availability: InStock
Author: Masahiro Fujita
ISBN: 9780123706164

Masahiro Fujita

Indradeep Ghosh

Mukul Prasad

Език

Английски език

Книга С твърди корици

Код Либристо: 04493811

Издателство Elsevier Science & Technology, декември 2007

This book will explain how to verify SoC (Systems on Chip) logic designs using "formal and "semifor... Цялото описание

Код Либристо: 04493811

204 b

Подготвяме

83.92 €

164.13 лв

Налично при издателя, по поръчка Изпращаме след 28-34 дни

До 30 дни за връщане на стоки

Клиентите са закупили също

Liar Game nº 01/19 Kaitani

С меки корици

14.03 € 27.45 лв

Who Are We? (Brazilian Portuguese-English) Anneke Forzani

С меки корици

17.32 € 33.88 лв

Loup solitaire, 1 : Les Maîtres des Ténèbres Dever

С меки корици

13.42 € 26.24 лв

Die Lebensfragen Im Staate in Beziehung Auf Das Grundbesitzthum Karl Von Sparre

С меки корици

25.82 € 50.50 лв

Le Lys dans la vallée DE BALZAC

С меки корици

19.90 € 38.91 лв

Уметност јапанске кухињ& Дренка Лучић

С меки корици

38.00 € 74.32 лв

Cuentos de Manolo el extraterrestre Rosario María González Vigil

С меки корици

9.97 € 19.50 лв

I am Thankful (English Amharic Bilingual Children's Book) Kidkiddos Books

С твърди корици

27.56 € 53.90 лв

Volkswirtschaft und Staat Carl Kindermann

С твърди корици

46.84 € 91.62 лв

This book will explain how to verify SoC (Systems on Chip) logic designs using "formal and "semiformal verification techniques. The critical issue to be addressed is whether the functionality of the design is the one that the designers intended. Simulation has been used for checking the correctness of SoC designs (as in "functional verification), but many subtle design errors cannot be caught by simulation. Recently, formal verification, giving mathematical proof of the correctness of designs, has been gaining popularity. For higher design productivity, it is essential to debug designs as early as possible, which this book facilitates. This book covers all aspects of high-level formal and semiformal verification techniques for system level designs. . First book that covers all aspects of formal and semiformal, high-level (higher than RTL) design verification targeting SoC designs. . Formal verification of high-level designs (RTL or higher). . Verification techniques are discussed with associated system-level design methodology.